Aviso: Você está visitando a nossa página antiga, por isso algumas informações podem estar desatualizadas.

Para saber mais sobre a Instituição, acesse o novo Portal da UTFPR

Você está aqui: Página Inicial curitiba Estrutura do Câmpus Diretorias Diretoria de Pesquisa e Pós-Graduação Mestrado e Doutorado CPGEI Edital de Defesas 2013 CPGEI (Doutorado):Sibilla Batista da Luz França-22/08/13

CPGEI (Doutorado):Sibilla Batista da Luz França-22/08/13

Defesa Pública de Mestrado do Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
Quando 22/08/2013
das 14h00 até 18h00
Onde Sala B205
Nome do Contato Prof. Volnei A. Pedroni
Participantes Prof. Volnei A. Pedroni, Dr. Orientador - UTFPR
Banca examinadora:
Prof. Volnei A. Pedroni, Dr. Presidente - UTFPR
Prof. Carlos Galup Montoro, Dr. - UFSC
Prof. Oscar da Costa Gouveia Filho, Dr. - UFPR
Prof. Carlos Raimundo Erig Lima, Dr. - UTFPR
Prof. Walter Godoy Junior, Dr. - UTFPR
Adicionar evento ao calendário vCal
iCal

Desenvolvimento e Implementação de Chips Dedicados para um novo Decodificador de Códigos Corretores de Erros Baseado em Conjuntos de Informação

Resumo: Códigos corretores de erros estão presentes em quase todos os sistemas modernos de comunicação e armazenamento de dados. Erros durante essas operações são praticamente inevitáveis devido a ruído e interferências nos meios de comunicação e degradação dos meios de armazenamento. Quando um sistema exige alto desempenho, os correspondentes algoritmos (codificador e decodificador) são implementados em hardware. O projeto de pesquisa apresentado nesta tese, um chip dedicado para uma nova família de decodificadores baseados em conjuntos de informação, é parte de um amplo projeto que visa obter um decodificador com desempenho semelhante à decodificação de máxima verossimilhança (MLD), porém com hardware muito mais simples, demonstrando assim que o uso dessa técnica (decodificação por conjuntos de informação), até então proibitiva devido à complexidade do hardware, poderia tornar-se viável. Visando simplificar o hardware, o primeiro passo foi modificar o algoritmo original de Dorsch para reduzir o número de ciclos de clock necessários para decodificar uma mensagem. As principais modificações realizadas foram na redução de Gauss-Jordan e no número de palavras-código candidatas, consideravelmente reduzidas em relação ao algoritmo original de Dorsch. Este algoritmo modificado foi primeiramente implementado utilizando linguagem de descrição de hardware e avaliado em diferentes famílias de FPGAs, onde demonstrou-se o mesmo ser viável, mesmo para grandes códigos. O algoritmo foi implementado posteriormente em um chip dedicado (ASIC), utilizando tecnologia CMOS, a fim de completar a demonstração da viabilidade de sua implementação e uso efetivo.
Palavras-chave: Códigos Corretores de Erros, Decodificador, Conjunto de Informação, VLSI, ASIC, CMOS.

Development and Implementation of Dedicated Chips to a New Error-correcting Decoder Based on Information Sets

Abstract: Error-correcting codes are present in almost all modern data communications and data storage systems. Errors during these operations are practically inevitable because of noise and interference in communication channels and degradation of storage media. When top-performance is required, the corresponding algorithms (encoder and decoder) are implemented in hardware. The research project presented in this dissertation, a dedicated chip for a new family of decoders based on information sets, is part of a broad project targeting the development of a new decoder capable of achieving near maximum likelihood decoding (MLD) performance, however with a much simpler hardware, thus demonstrating that the use of this technique (decoding based on information sets), previously prohibitive due to the complexity of the hardware, could now be feasible. Aiming to simplify the hardware, the first step was to modify the original Dorsch algorithm to reduce the number of clock cycles needed to decode a message. The main modifications performed were in the Gauss Jordan elimination procedure and in the number of candidate codewords, which was highly reduced with respect to original Dorsch algorithm. This modified algorithm was first implemented using a hardware description language and evaluated in different FPGA families, where the viability was demonstrated. The algorithm was later implemented in a dedicated chip (ASIC) using CMOS technology in order to complete the demonstration of the feasibility of their implementation, and effective use.
Keywords: Error-correcting Codes, Decoder, Information Set, VLSI, ASIC, CMOS.

Lista de publicações:
FRANÇA, S. B. L., JASISNKI, R. P., PEDRONI, V. A. An Efficient VLSI Implementation for the Soft Information-Set Decoding Algorithm In: 11th Microelectronics Students Forum, 2011, João Pessoa.
SForum. , 2011.

JASINSKI, R. P., GODOY JR., W., GORTAN, A., FRANÇA, S. B. L., PEDRONI, V. A. Efficient Hardw are Implementation of Advanced Soft Information-Set Decoders in FPGAs. WSEAS Transactions on Communications. 2013.

Ações do documento

registrado em: