Aviso: O site da UTFPR está sendo reestruturado. Você está visitando a nossa página antiga.

Neste momento de transição, algumas atualizações estão sendo realizadas na nova versão, disponível aqui

Você está aqui: Página Inicial curitiba Estrutura do Câmpus Diretorias Diretoria de Pesquisa e Pós-Graduação Mestrado e Doutorado CPGEI Edital de Defesas 2018 CPGEI (Doutorado): Ricardo Kerschbaumer - 30/08/18

CPGEI (Doutorado): Ricardo Kerschbaumer - 30/08/18

Defesa Pública de Doutorado do Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
Quando 30/08/2018
das 09h00 até 13h00
Onde Sede Centro: Sala B-204
Nome do Contato Prof. Carlos Raimundo Erig Lima, Dr.
Participantes Prof. Carlos Raimundo Erig Lima, Dr. Orientador - UTFPR
Prof. Jean Marcelo Simão, Dr. Co-orientador - UTFPR
Banca examinadora:
Prof. Paulo Cézar Stadzisz, Dr. Presidente - UTFPR
Prof. Antônio Augusto Medeiros Fröhlich, Dr - UFSC
Prof. Fabiano Silva, Dr - UFPR
Prof. Marco Aurélio Wehrmeister, Dr. - UTFPR
Prof. Volnei Antônio Pedroni, Dr. - UTFPR
Examinador Suplente:
Prof. Carlos Raimundo Erig Lima, Dr. - UTFPR
Adicionar evento ao calendário vCal
iCal

Proposição do Paradigma Orientado a Notificações no Desenvolvimento de Circuitos Lógico Digitais Reconfiguráveis

Resumo: As arquiteturas usuais de computação estão tendo dificuldades em acompanhar a crescente demanda por poder de processamento. As FPGAs vêm se mostrando uma alternativa interessante a estas arquiteturas, principalmente para aplicações que demandam considerável poder de processamento e paralelismo de execução. Mesmo com características promissoras, a utilização das FPGAs é dificultada por seu modelo de programação e pelas linguagens tradicionais de síntese de hardware, o que demanda acentuado conhecimento técnico. Alternativamente, uma forma mais fácil de aproveitar o potencial das FPGAs é através da utilização de ferramentas de síntese em alto nível. Estas ferramentas tornam mais fácil a programação das FPGAs, porém muitas vezes os circuitos gerados utilizam mais recursos, são mais lentos e exploram menos paralelismo do que circuitos descritos através de linguagens tradicionais de síntese de hardware. Uma das causas destas perdas é a utilização de linguagens derivadas de linguagens de programação usuais como C e C++ nas ferramentas de síntese em alto nível. A utilização destas linguagens facilita o reaproveitamento dos códigos já existentes, mas dificulta a paralelização dos algoritmos devido a serem voltadas ao monoprocessamento e tenderem a redundâncias e acoplamentos de código. Mais que isso, o que se observa é que não apenas as linguagens de programação usuais, como C, C++ e afins, mas também os principais paradigmas de programação possuem deficiências que dificultam a paralelização e mesmo distribuição de execução das aplicações justamente por tenderem a acoplamentos e, não raro, redundâncias. Uma solução para alguns dos problemas destes paradigmas é apresentada no Paradigma Orientado a Notificações (PON). O PON apresenta características de evitar redundâncias e tender a desacoplamento fino de partes do código, o que viabiliza paralelização e mesmo distribuição, algo particularmente interessante para a síntese de hardware digital. Isto se dá por meio de entidades lógico-causais e facto-execucionais que colaboram por meio de notificações pontuais. Ademais, elas emergem de programação em alto nível orientada a regras, sendo que existem arquétipos e linguagem para tal no tocante a software. Isto posto, este trabalho apresenta uma implementação do PON onde todos os elementos deste paradigma são modelados em blocos de lógica reconfigurável, utilizando linguagem VHDL. Essa nova implementação do PON para hardware digital, chamada de PON-HD 1.0, foi desenvolvida para facilitar a síntese em FPGA. Com o PON-HD 1.0 é possível gerar código VHDL para FPGA diretamente de um programa PON escrito em linguagem de alto nível. Esta linguagem e respectivo compilador se chama LingPON-HD 1.0, também proposta no âmbito deste trabalho e inspirada na linguagem precedente do PON para software. Para avaliar o desempenho e a estabilidade dos circuitos gerados com esta tecnologia do PON-HD 1.0, foram realizados alguns experimentos comparativos com linguagens tradicionais de síntese de hardware. Esses experimentos demonstraram que esta tecnologia do PON-HD 1.0 permite criar, com considerável rapidez e facilidade, circuitos digitais confiáveis com desempenho e paralelismo adequados, tudo a luz dos comparativos realizados. Como conclusão, os resultados demonstram a viabilidade do PON como paradigma e ferramental para o desenvolvimento adequado para o âmbito de FPGAs.Palavras-chave:Síntese de lógica reconfigurável. FPGA. Arquiteturas paralelas. Paradigma orientado a notificações - PON

 

Proposition of the Notification Oriented Paradigm in the Development of Reconfigurable Digital Logic Circuits

Abstract: Usual computer architectures had shown issues in following the growing demand for processing power. The FPGAs are an interesting alternative to these architectures, especially for applications that require considerable processing power and execution parallelism. Even with promising features, the use of FPGAs is complicated by its programming model and by the traditional hardware synthesis languages, which demands great technical knowledge. Alternatively, an easier way to enjoy the potential of FPGAs is using high-level synthesis tools. These tools make easier the FPGAs programming, however usually the generated circuits demand more resources, are slower, and exploit less parallelism than circuits described using traditional hardware synthesis languages. One of the causes of these losses is the use of languages in high-level synthesis tools derived from usual programming languages such as C and C++. The use of these languages facilitates the reuse of existing code, but they complicate the parallelization of algorithms because they are intended for single-processing, thereby tending to code redundancies and couplings. More than that, what is observed is that not only the usual programming languages like C, C++ or similar ones, but also the main programming paradigms have disabilities that complicate the parallelization and even distribution of execution of applications precisely because they tend to couplings and, frequently, redundancies. A solution to some of the problems of these paradigms is shown in the Notification Oriented Paradigm (NOP). The NOP presents features of avoiding redundancies and provide fine decoupling of parts of the code, which enables parallelization and even distribution, something particularly interesting for digital hardware synthesis. This is done through logical-causal and factual-executional entities that collaborate by means of punctual notifications. In addition, they emerge from high-level rule-oriented programming. Moreover, there are a framework and language for NOP software. That said, this work presents an implementation of NOP where all elements of this paradigm are modeled in reconfigurable logic blocks, using VHDL language. This new solution of NOP for digital hardware, called the PON-HD 1.0, was developed to facilitate the synthesis for FPGA. With the PON-HD 1.0 you can generate VHDL code for FPGA directly from a NOP program written in high-level language. This language and its compiler is called LingPON-HD 1.0, also proposed as part of this work and inspired by the previous language of NOP for software. In order to evaluate the performance and stability of circuits generated with the technology of PON-HD 1.0, some comparative experiments were carried out with traditional hardware synthesis languages. These experiments have shown that the technology of PON-HD 1.0 allows to create, with considerable speed and ease, trusted digital circuits with appropriate performance and parallelism, based on the performed comparisons. In conclusion, the results demonstrate the feasibility of the NOP as a paradigm and toolchain for suitable development in FPGAs scope.Keywords:Reconfigurable logic synthesis, FPGA, Parallel architectures, Notification Oriented Paradigm - NOP

 

Lista de publicações:

KERSCHBAUMER, R.; SIMÃO, JEAN M.; FABRO, J. A.; LIMA, C. R. E.; LINHARES, ROBSON R. A Tool for Digital Circuits Synthesis Based on Notification Oriented Paradigm. IEEE Latin America Transactions, v. 16, p. 1574-1586, 2018.

KERSCHBAUMER, R.; LINHARES, R. R.; SIMAO, J. M.; STADZISZ, P. C.; LIMA, C. R. E. Notification-Oriented Paradigm to Implement Digital Hardware. JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, v. 27, p. 1850124, 2018.

KERSCHBAUMER, RICARDO; SIMÃO, JEAN M.; LINHARES, ROBSON R.; STADZISZ, PAULO C.; LIMA, CARLOS R. ERIG. Paradigma Orientado a Notificações para a Síntese de Lógica Reconfigurável. In: 12. Congresso Brasileiro de Inteligência Computacional, 2015, Curitiba. Anais do 12. Congresso Brasileiro de Inteligência Computacional, 2015. p. 1.